图 三比特超导量子比特和波形序列的示意图。(a) 三比特和两耦合器的超导电路示意图；(b) 传统分解CCZ门的线路图；(c) 实验直接实现CCZ门的波形序列示意图；(d) 直接实现和利用分解实现CCZ门多层门操作后的泄露对比；(e) CCZ门的真值表；(f) 利用CCZ门生成Toffoli门的真值表
在国家自然科学基金项目（批准号：T2121001、T2322030）等资助下，中国科学院物理研究所/北京凝聚态物理国家研究中心范桁研究员、许凯研究员及其合作者，基于自主研发的倒装焊多比特超导量子处理器，提出并实现了新型三比特Controlled-Controlled-Z（CCZ）门的直接构造方案。这项研究首次在可扩展的多比特超导量子处理器上实现了直接的高性能三比特门操作，为未来多体量子门的设计与量子算法的高效执行提供了重要的实验平台和技术路径。相关成果以“基于可调耦合多比特超导量子处理器直接实现高性能三量子比特门（Direct Implementation of High-Fidelity Three-Qubit Gates for Superconducting Processor with Tunable Couplers）”为题，于2025年7月29日发表在《物理评论快报》（Physical Review Letters），论文链接：https:// journals.aps.org/prl/abstract/10.1103/lvb9-pfr3。
在量子计算中，三比特门作为实现多体量子逻辑操作的核心元件，其高效、高保真的实现对量子算法性能具有决定性意义。传统实现方案通常将三比特门分解为多个单比特和双比特门的串联组合，但这种方法会显著增加量子电路的深度，导致操作时间延长、误差累积加剧以及退相干效应增强，难以满足大规模量子处理器对门操作精度与效率的严格要求。尤其是在当前噪声中等规模量子（NISQ）时代，构建保真度高、结构紧凑且可扩展性强的三比特门成为推动量子硬件发展的关键课题。
本研究采用可调耦合架构（图a），通过同时对两两近邻比特之间的可调耦合器施加精确调控的Z脉冲，在三比特间引入有效三体相互作用，再通过优化控制相位门消除近邻比特间的非目标两体相互作用，从而实现等效的三比特CCZ门（图c）。实验结果显示，与传统分解方法实现的CCZ门（图b）相比，该方案门时长仅需256纳秒（传统门分解方案门时长为640纳秒），并且在多层门操作后量子态泄露率显著降低（图d），各项指标均显著优于传统的CCZ门分解方案。利用三比特门过程层析技术，实验测得该CCZ门的平均态保真度达到97.94%，过程保真度为93.54%。通过数值模拟排除芯片退相干误差的影响后，该方案在理想条件下的态保真度可达99.5%。进一步地，研究团队基于该CCZ门构建了Toffoli门，验证其作为通用量子计算单元的可行性；通过成功演示三比特Grover搜索算法，系统验证门操作的实用化潜力，也为最终实现大规模、高容错量子计算奠定了坚实的实验基础。