图. 范德瓦尔斯异质结构准非易失半浮栅存储器示意图
在国家自然科学基金委员会优秀青年科学基金项目（项目编号：61622401）、重点项目（项目编号：61734003）等资助下，复旦大学微电子学院张卫教授、周鹏教授团队开创了易失、非易失之外的第三类存储技术，研制出二维半导体准非易失存储原型器件。研究成果以“A Semi-floating Gate Memory Based on Van der Waals Heterostructures for Quasi-nonvolatile Application”（基于范德瓦尔斯异质结构的准非易失半浮栅存储）为题于2018年4月9日在Nature Nanotechnology（《自然·纳米技术》）上在线发表。论文链接：https://www.nature.com/articles/s41565-018 -0102-6。
“写入速度”与“非易失性”难以兼得是半导体电荷存储技术中的一个难题。张卫、周鹏教授团队围绕这一难题，继2017年在Small上报道利用二维半导体的丰富能带结构特性解决电荷存储技术中的“过擦除”现象后，近期采用多重二维材料堆叠构成了半浮栅结构晶体管（如图）。在该新型器件中，二硫化钼、二硒化钨构成PN结用作开关电荷输运，二硫化铪、氮化硼形成阶梯能谷结构的范德瓦尔斯异质结用于电荷储存。测试结果表明，这种基于全二维材料的新型异质结存储器件写入速度比目前U盘快10000倍、数据刷新时间是现有内存技术的156倍，尤其具有可调控性、可以按照数据有效时间需求来设计存储器结构。既满足了低于10纳秒的数据写入速度，又实现了按需定制（10秒~10年）的可调控数据准非易失特性。这种全新特性不仅在高速内存中可以极大降低存储功耗，同时还可以实现数据有效期截止后自然消失，为数据提供了时间裁剪自由度。
基于二维半导体的准非易失性存储器可在大尺度合成技术基础上实现高密度集成，有望在极低功耗高速存储、数据有效期自由利用等多领域发挥重要作用。